O [**RISC-V**](https://pt.wikipedia.org/wiki/RISC-V) é um conjunto de instruções de padrão aberto e livre.

Os novos chips substituirão a CPU [**RAD750**](https://en.wikipedia.org/wiki/RAD750), baseada na arquitetura PowerPC, desenvolvida pela IBM há mais de 20 anos.

A meta é um desempenho 100 vezes superior e melhor eficiência energética.

Que novidade, [gugadeschamps](https://www.tabnews.com.br/gugadeschamps)! Recentemente tenho notado uma transição do CISC para o RISC. Para saber mais sobre o que é RISC-V, indico uma série com 4 vídeos bem curtos, introduzindo o assunto _Assembly Programming with RISC-V_

:: RISC-V Assembly Programming
[Part 1: Assembly Basics, Registers, and Load/Store Instructions](https://www.youtube.com/watch?v=XVU_RNiz09A) (12'29")
[Part 2: Arithmetic/Logic Instructions](https://www.youtube.com/watch?v=PMzbRMsGpwU) (06'40")
[Part 3: Control Flow Instructions](https://www.youtube.com/watch?v=QfXav1X7EP8) (12'49")
[Part 4: Function Calls (Procedures)](https://www.youtube.com/watch?v=GFlkl2DKqiY) (10'41")

:: Alguns documentos de apoio
[RISC-V book](https://riscv-programming.org/book/riscv-book.html)
[RISC-V asm manual](https://shakti.org.in/docs/risc-v-asm-manual.pdf)

:: Interpretador RISC-V _online_
[RISC-V Online Interpreter](https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/#)
[Instruction set](https://riscv.org/wp-content/uploads/2017/05/riscv-spec-v2.2.pdf)

NASA irá utilizar CPUs baseadas na arquitetura RISC-V para seus computadores de voo espacial

O RISC-V é um conjunto de instruções de padrão aberto e livre. Os novos chips substituirão a CPU RAD750, baseada na arquitetura PowerPC, desenvolvida pela IBM há mais de 20 anos. A meta é...