Estima-se um ganho de 60% na densidade de transistores e redução no consumo de energia em até 35%. Chips com a tecnologia serão usados em data centers, internet de alta velocidade e dispositivos móveis.
Muito interessante isso, mas ainda revela uma limitação no processo evolutivo dos wafers. A velocidade do tempo de chaveamento de um transistor não está relacionado com o seu tamanho e sim com a sua tecnologia ao qual ele foi desenvolvido(cmos, ttl, skotchy, etc).
O que mais chama atenção é o paradoxo entre avanço tecnológico e limitação das ferramentas, hoje transistores estão sendo feitos na ordem de tamanho de 3 nanomêtros alta tecnologia, porém se faz limitado ao tamanho dos aplicadores de elementos químicos que faz a dopagem entre gálio e sílício(principio antigo de fabricação química de transistor). Limitando de forma drástica o avanço da tencologia. O benefício desse feito está em colocar mais transistores em um espaço menor do que os anteriores, tornando os chips mais compotentes por fazerem mais tarefas.
Quando os fabricantes conseguirem resolver essa limitação física de dopagem de material, teremos uma nova dimensão nos feitos eletrônicos. A IBM ainda não desistiu do seu ousado projeto do computador quântico, ainda veremos algo por aí...